PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09054575 A

(43) Date of publication of application: 25.02.97

(51) Int. CI

G09G 5/30 H04N 5/445

(21) Application number: 07208854

(22) Date of filing: 16.08.95

(71) Applicant:

SANYO ELECTRIC CO LTD

(72) Inventor:

SHINDO HIROYASU **FURUKAWA RIICHI**

(54) CHARACTER DISPLAY DEVICE


(57) Abstract:

PROBLEM TO BE SOLVED: To avert the increase in the size of the peripheral circuits of a video RAM even when many kinds of character modification are executed by storing the modification data for applying modification to display characters in the specific addresses of the video RAM itself.

SOLUTION: The character codes corresponding to the display characters are stored in the addresses corresponding to the display parts of the television screen of the video RAM 1 and the attributes indicating the modification information of the colors, background colors, etc., of the display characters are stored in the addresses just before the addresses where the character codes corresponding to the top display characters required to be subjected to the modification change are stored. Particularly, the continuous displaying of part or the whole in the same modification state in the television screen is executed simply by storing the attributes. The modification data read out of the specific region of the video RAM 1 and the character information read out of a character ROM 17 are subjected to signal processing, by which the character

display subjected to the prescribed modification is executed.

COPYRIGHT: (C)1997,JPO



THIS PAGE BLANK (USPTO)

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-54575

(43)公開日 平成9年(1997)2月25日

(51) Int.Cl.⁶

職別記号 650 庁内整理番号

FΙ

0.0.C E/20

技術表示箇所

G09G 5/30 H04N 5/445 9377-5H

G 0 9 G 5/30 H 0 4 N 5/445 650

Z

審査請求 未請求 請求項の数3 OL (全 10 頁)

(21)出願番号

特願平7-208854

(22)出願日

平成7年(1995)8月16日

(71) 出願人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目5番5号

(72)発明者 新藤 博康

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内

(72)発明者 古川 利一

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内


(74)代理人 弁理士 岡田 敬

(54)【発明の名称】 文字表示装置

(57) 【要約】

【課題】 表示文字の修飾数を増やそうとすると、ビデオRAMの各アドレスのビット数が増えたり、ビデオRAMの周辺回路が増えたりする問題があった。

【解決手段】 所定の記憶番地にキャラクタROMをアクセスする為のキャラクタコード又は前記キャラクタROMから読み出されるキャラクタ情報に対して所定の修飾を施す為のアトリビュートコードが記憶されるビデオRAMを備え、前記ビデオRAMから読み出されたアトリビュートコード及び前記キャラクタROMから読み出されたキャラクタ情報に基づいて所定修飾を有する文字表示を行う文字表示装置に於いて、前記アトリビュートコードに対応する修飾データを前記ビデオRAMの特定の記憶領域に記憶させ、前記ビデオRAMの特定の記憶領域から読み出された修飾データと前記キャラクタROMから読み出されたキャラクタ情報とを信号処理することにより、所定修飾を施された文字表示を行う。



【特許請求の範囲】

【請求項1】 所定の記憶番地にキャラクタROMをアクセスする為のキャラクタコード又は前記キャラクタROMから読み出されるキャラクタ情報に対して所定の修飾を施す為のアトリビュートコードが記憶されるビデオRAMを備え、前記ビデオRAMから読み出されたアトリビュートコード及び前記キャラクタROMから読み出されたキャラクタ情報に基づいて所定修飾を有する文字表示を行う文字表示装置に於いて、

前記アトリビュートコードに対応する修飾データを前記 10 ビデオRAMの特定の記憶領域に記憶させ、前記ビデオ RAMの特定の記憶領域から読み出された修飾データと 前記キャラクタROMから読み出されたキャラクタ情報 とを信号処理することにより、所定修飾を施された文字 表示を行うことを特徴とする文字表示装置。

【請求項2】 前記ビデオRAMの特定の記憶領域は、ローアドレスを或る1つのアドレスに固定した記憶領域であることを特徴とする請求項1記載の文字表示装置。

【請求項3】 前記アトリビュートコードは、前記修飾データが記憶された前記ビデオRAMの特定の記憶領域に対応するアドレス情報を含むことを特徴とする請求項1記載の文字表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、テレビ画面等にRGB処理された文字表示を行うのに好適な文字表示装置に関する。

[0002]

【従来の技術】一般的に、テレビ画面等に文字表示を行う場合、所定文字フォントのドットパターンが記憶されたキャラクタROMのアドレスをアクセスするビデオRAMとを設ける。該ビデオRAMのアドレスは、前記テレビ画面上に於ける文字表示位置に対応している。さて、前記テレビ画面上にRGB処理された文字表示を行う場合、具体的には、表示文字に対して文字自体の着色、背景色等を付す場合、前記ビデオRAMに、前記キャラクタROMのキャラクタコードの他に前記キャラクタROMから読み出されるキャラクタ情報に対する文字修飾の為のアトリビュートコードをも記憶させなければならない。その具体的な記憶例について以下に説明する。

(例1) ビデオRAMの各アドレスにキャラクタコードとアトリビュートコードとを一緒に記憶させる方法がある。この時、前記アトリビュートコードは、表示文字の文字色を直接指定する情報であると共に表示文字の背景色を直接指定する情報でもあるものとする。例えば、文字色を指定するアトリビュートコードをRGBに1対1に対応させて3ビットとし、且つ、背景色を指定するアトリビュートコードもRGBに1対1に対応させて3ビットとし、更にキャラクタコードを8ビットとすると、

ビデオRAMの各アドレスのビット長は14ビットとなる。即ち、3ビットの2種類の合計6ビットのアトリビュートコードと8ビットのキャラクタコードとが、ビデオRAMの各アドレスにシリアルの14ビットの状態で記憶されている。この場合、文字色及び背景色は各々8種類ずつの指定が可能となる。

(例2) ビデオRAMの各アドレスにキャラクタコードとアトリビュートコートとを一緒に記憶する方法ではあるが、例1と異なる点は、アトリビュートコードが、文字色及び背景色を直接指定する情報ではなく、外部に設けた文字色又は背景色のRGB値が格納された外部データテーブルのアドレス値となっている点である。具体的には、アトリビュートコードを4ビットとし、その内訳は、上位1ビットが文字色及び背景色の識別ビット(「0」ならば文字色、「1」ならば背景色)、残り3

(10) ならは又字色、11」ならば背景色)、残り3 ビットが外部データテーブルを選択するアドレス指定ビットに割り振られる。更に、キャラクタコードを例1と 同様に8ビットとすると、ビデオRAMの各アドレスの ビット長は12ビットとなる。この場合、文字色で8種 類且つ背景色で8種類の指定が可能となる。

(例3) 上記例1及び例2とは別に、ビデオRAMの各 アドレスにアトリビュートコード及びキャラクタコード を一緒に記憶させないで、前記ビデオRAMの各アドレ スにアトリビュートコード又はキャラクタコードの何れ か一方を記憶させる方法がある。例えば、キャラクタコ ード及びアトリビュートコードを各々 8 ビットとする と、両コードの識別に更に1ビットを使用し(「0」の 時にキャラクタコード、「1」の時にアトリビュートコ ードと識別)、これよりビデオR AMの各アドレスのビ ット長は9ビットとなる。アトリビュートコードが記憶 される9ビットの内訳の一例は、最上位ビットがアトリ ビュートコードであることの識別ビット即ち「1」であ り、残りの所定3ビットが各々文字色及び背景色の識別 ビット、文字色を着色するか否かのオンオフビット、更 に背景色を着色するか否かのオンオフビットに割り振ら れ、更に残りの所定3ビットが文字色又は背景色を直接 指定するRGB情報を記憶するビットに割り振られてい る。この場合、文字色及び背景色が各々8種類ずつ指定 可能となる。

10 [0003]

30

【発明が解決しようとする課題】上記した従来の技術に 於いる問題点を以下に述べる。

(例1) ビデオRAMを1度アクセスすることにより、キャラクタコードの読み出しと同時に、該キャラクタコードに対応する表示文字を修飾する文字色及び背景色を得られる利点がある。しかしながら、文字色及び背景色の階調度(色の変化の度合)を上げる為には、RGB値を直接指定するアトリビュートコードに割り振られるビット数を増やす必要があり、その結果、ビデオRAMが50大型化する問題がある。

-2-

2

3

(例2) アトリビュートコードには、外部データテーブルを指定するアドレス情報が記憶される。その為、文字色及び背景色の階調度を上げる場合、外部データテーブルの各アドレスに記憶されているRGB値のデータビット数を増やすだけでよく、前記アトリビュートコードのビット数に変更はなく、ビデオRAMの各アドレスのビット長はそのままである。しかしながら、文字色及び背景色の種類を増やす場合、外部データテーブルのアドレス数を増やす必要がある。この場合、アドレス情報の増加に伴い前記アトリビュートコードのビット数が増えて10しまい、ビデオRAMの大型化を招く問題がある。特に、外部データテーブルを必要とすることは、周辺回路の大型化を招く問題も重ねて有している。

(例3) アトリビュートコード及びキャラクタコードを各々ビデオRAMの別々のアドレスに記憶させる為、各アドレスのビット長は例1及び2に比べて短くて済む。前記アトリビュートコードの内訳は上記した様に、文字色及び背景色を直接指定するRGB値の他に、これらの文字修飾の為の各種修飾情報を付加することができる。しかしながら、文字色及び背景色の階調度を上げるには、RGB値の為のビット長を増やさなければならない。この結果、ビデオRAMの各アドレスのビット長が増えてしまい、ビデオRAMの各アドレスのビット長をが増えてしまい、ビデオRAMの各アドレスのビット長を固定してしまうと、前記アトリビュートコード自体に各種修飾情報の一部を付加できなくなり、正しい文字修飾を実現できなくなる問題がある。

【0004】本発明は、例3に示す問題の解決を図るものであり、多種類の文字修飾を行う場合でも、ビデオRAMの周辺回路の大型化及びビデオRAM自体の大型化 30 を防止することのできる文字表示装置を提供することを目的とする。

[0005]

【課題を解決するための手段】本発明は、前記問題点を解決する為に成されたものであり、その特徴とするところは、所定の記憶番地にキャラクタROMをアクセスする為のキャラクタコード又は前記キャラクタROMから読み出されるキャラクタ情報に対して所定の修飾を施す為のアトリビュートコードが記憶されるビデオRAMを備え、前記ビデオRAMから読み出されたアトリビュー 40トコード及び前記キャラクタROMから読み出されたキャラクタ情報に基づいて所定修飾を有する文字表示を行う文字表示装置に於いて、前記アトリビュートコードに対応する修飾データを前記ビデオRAMの特定の記憶領域に記憶させ、前記ビデオRAMの特定の記憶領域に記憶させ、前記ビデオRAMの特定の記憶領域に記憶させ、前記ビデオRAMの特定の記憶領域に記憶させ、前記ビデオRAMの特定の記憶領域から読み出された修飾データと前記キャラクタROMから読み出された修飾データと前記キャラクタROMから読み出された手ャラクタ情報とを信号処理することにより、所定修飾を施された文字表示を行う点である。

[0006]

【発明の実施の形態】本発明の詳細を図面に従って具体 50 示を行う文字の為の修飾情報等を表す初期設定データが

的に説明する。図1は本発明の文字表示装置を示す回路 ブロック図である。尚、図1は、マイクロコンピュータ により実現される。図1に於いて、(1)はビデオRA Mであり、表示文字に対応するキャラクタコードがテレ ビ画面の表示部分に対応するアドレスに記憶され、表示 文字の色及び背景色等の修飾情報を示すアトリビュート コードが、修飾変更を施す必要のある先頭の表示文字に 対応するキャラクタコードが記憶されたアドレスの直前 のアドレスに記憶されるものである。特に、テレビ画面 の中で、表示文字の一部又は全部を同じ修飾状態にして 連続表示する場合、ビデオRAM(1)は、修飾状態が 変更される1文字目のキャラクタコードが記憶された直 前のアドレスに、アトリビュートコードが記憶されるだ けで済む様になっている。

【0007】また、本実施例では、ビデオRAM(1) の各アドレスは9ビットで構成されるものとし、その最 上位ビットMSBが文字コード又はアトリビュートコー ドの判別の為に割り振られ、残りの8ビットが文字コー ド又はアトリビュートコードの内容として割り振られて 20 いる。例えば、最上位ビットMSBが「O」の場合、こ れはキャラクタコードの判別を意味し、且つ、最上位ビ ットMSBが「1」の場合、これはアトリピュートコー ドの判別を意味する様に取り決めたとすると、「000 ~0FF」H(Hはヘキサデシマル)の256種類のキ ャラクタコードがビデオRAM(1)の所定のアドレス に記憶可能となり、また、「100~1FF」Hの25 6種類のアトリビュートコードがビデオRAM(1)の 残りの所定アドレスに記憶可能となる。そして、ビデオ RAM(1)から記憶済コードを読み出すと同時にそれ らの最上位ビットMSBを検出することにより、当該コ ードが如何なるコードであるのかが判別される。

【0008】また、ビデオRAM(1)内部に於いて、破線で区切られた下部の記憶領域は、表示文字に色又は背景色を付す為の修飾データが記憶された記憶領域(以下パレットデータ記憶領域と称する)であり、ビデオRAM(1)から読み出されたアトリビュートコードをアドレスデータとしてアクセスされる領域である。つまり、ビデオRAM(1)は、本発明の特徴である修飾データ自体を内部の特定アドレスに記憶する構成となっている。

【0009】ビデオRAM(1)の具体的マップ例を図3に示す。該ビデオRAM(1)は、縦方向が「00~10」Hの17種類のローアドレスデータ、及び、横方向が「00~2F」Hの48種類のカラムアドレスデータの何れか1つずつの交差位置が1つのアクセスされるアドレスとなる。具体的には、ローアドレスデータ「00~0F」H及びカラムアドレスデータ「00~08」で指定される右上がり斜線を引いたアドレスには、テレビ画面上での文字表示開始位置、テレビ画面に初めて表示を行う文字の為の修飾僧報等を表す初期段定データが

書き込まれる。また、ローアドレスデータ「00~0 F」 H及びカラムアドレスデータ 「09~2F」 Hで指 定されたアドレスには、テレビ画面への文字表示位置に 対応してキャラクタコード及びアトリビュートコードが 書き込まれる。更に、ローアドレスデータ「10」H及 びカラムアドレスデータ「OO~2F」Hで指定される 左上がり斜線を引いたアドレス (パレットデータ領域) には、前記修飾データが書き込まれる。更に詳細する と、ローアドレスデータ「10」 H及びカラムアドレス データ「00~17」Hで指定されるアドレスには文字 10 の色自体を表す修飾データが書き込まれ、ローアドレス データ「10」H及びカラムアドレスデータ「18~2 F」Hで指定されるアドレスには文字の背景色を表す修 飾データが書き込まれるものとする。

【0010】前記アトリビュートコードのビット配列の 一例について説明すると、前記アトリビュートコードは 上記した如く9ビット構成であり、最上位ビットがアト リビュートコード及びキャラクタコードの識別ビット、 上位8ビット目が文字色及び背景色の識別ビット、上位 7ビット目が文字色を着色するか否かのオンオフビッ ト、上位6ビット目が背景色を着色するか否かのオンオ フビット、残りの5ビットが前記パレットデータ領域の カラムアドレス「00~17」Hを指定するビットに割 り振られている。

【0011】ここで、前記パレットデータ領域の各アド レスは上記した如く9ビット構成であり、9ビット全て がRGB値の情報として使用できる。本実施例では、R GBに各々2ビットを割り当て、64種類の色指定が可 能であるものとする(残り3ビット不使用)。さて、上 記したマイクロコンピュータの1マシンサイクルは、プ ログラムの解読結果に基づき、ビデオRAM(1)の書 き込み読み出し動作を行うCPUタイミングと、CPU (図示せず)の動作とは無関係にビデオRAM (1) の 読み出し動作を行うOSD (ON SCREEN DI SPLAY)タイミングとから成る。具体的には、1マ シンサイクルは、3期間のCPUタイミング (ローレベ ル) 及び3期間のOSDタイミング (ハイレベル) を交 互に繰り返す6ステートから成っている(図2のO/C 参照)。ビデオRAM(1)は、CPUタイミング及び 単なシングルポートで事足りることになる。

【0012】ビデオRAM(1)は、データバス(2) と接続されている。ビデオRAM(1)は、前記CPU からの指示に従い、キャラクタコード又はアトリビュー トコードの書き込みモード、又は両コードの読み出しモ ードに切り換えられる。例えば、ビデオRAM (1) が 書き込みモードになっている時、アドレスデータ、キャ ラクタコード、及びアトリビュートコードがデータバス (2) を介してビデオRAM (1) に取り込まれる。-

確認する目的で該ビデオRAM(1)が読み出しモード になっている場合、アドレスデータがデータバス (2) を介してビデオRAM(1)に取り込まれてアドレッシ ングされ、該ビデオRAM(1)の指定アドレスからキ ャラクタコード又はアトリビュートコードが読み出され てデータバス (2) へ重畳される。

【0013】(3)はローアドレスレジスタであり、各 マシンサイクルの前記CPUタイミング中、ビデオRA M(1) のローアドレスは該ローアドレスレジスタ

(3) によりアドレッシングされる。該ローアドレスレ ジスタ (3) は、前記CPUからデータバス (2) を介 してローアドレスデータがセットされる。同様に、

(4) はカラムアドレスレジスタであり、各マシンサイ クルの前記CPUタイミング中、ビデオRAM(1)の カラムアドレスは該カラムアドレスレジスタ (4) によ りアドレッシングされる。該カラムアドレスレジスタ (4) は、前記CPUからデータバス (2) を介してカ

【0014】(5)は表示文字の垂直方向の開始位置を 検出する垂直位置制御回路であり、各マシンサイクルの OSDタイミング中、ビデオRAM(1)は垂直位置制 御回路(5)によりアドレッシングされる。ところで、 テレビ画面に最初に表示される文字の垂直方向開始位置 を表す初期設定データは、ローアドレスデータ「00~ OF」H及びカラムアドレスデータ「OO」Hで指定さ れるアドレスに書き込まれている。垂直位置制御回路

ラムアドレスデータがセットされる。

(5) は、タイミング切換信号O/C、水平同期信号H s、及び垂直同期信号V s が印加されて動作するもので あり、垂直位置制御回路(5)内部には、最初の表示文 字の垂直方向の開始位置を検出する手段として、水平同 期信号Hsの立ち上がりでリセットされ且つ該水平同期 信号Hsの立ち下がり期間中(次の水平同期信号Hsが 発生する迄の間) にカラムアドレスを「00」Hに固定 した状態でローアドレスを「OO」Hから「OF」Hま で変更させることのできる周波数を有するクロック信号 が印加される第1カウンタ(図示せず)と、垂直同期信 号Vsでリセットされ且つ水平同期信号Hsを計数する 第2カウンタ(図示せず)と、前記第1カウンタでアク **セスされた「00~0F」Hの何れか1つのローアドレ** OSDタイミングで独立にアクセスされる為、構成が簡 40 スに書き込まれたバイナリデータと前記第 2π ウンタで 計数された水平同期信号Hsのバイナリデータとの一致 検出を行う一致検出回路(図示せず)が設けられてい る。従って、現在の水平走査中に現れる水平同期信号H sの位置を表すデータが「OO~OF」Hの何れか1つ のローアドレスに書かれていると、その位置が最初の表 示文字の垂直方向の表示開始位置と認識され、対応する ローアドレスデータが出力されて表示が開始される。

【0015】更に、垂直位置制御回路(5)内部には、 前記一致検出回路から出力される一致信号でイネーブル 方、ビデオRAM(1)に既に書き込まれている内容を 50 状態にされ、水平同期信号 ${
m H}$ ${
m S}$ の立ち上がりをバイナリ

7

で計数する第3カウンタ(図示せず)が設けられている。ここで、テレビ画面に表示される文字のフォントは縦mドット×横nドットであるものとする。垂直位置制御回路(5)に於ける前記第3カウンタは、前記一致検出回路から一致信号が出力されると、計数を開始し、水平同期信号Hsの立ち上がりをm回計数してリセットされる。以後、上記した垂直表示開始位置の検出動作以降を繰り返す。尚、後述するキャラクタROMは、縦mドット×横nドットの表示の為のドットパターンが予め記憶されている為、垂直位置制御回路(5)は、前記一致 10検出回路で一致が検出された以降、m個の水平同期信号Hsの立ち上がりをバイナリで計数した値を、前記キャラクタROMに印加し、該キャラクタROMのアドレス制御を行える様にしている。

【0016】(6)は、ビデオRAM(1)の前記パレットデータ領域のローアドレスを指定する為に「10」 Hのローアドレスデータが予めセットされたパレットローアドレスレジスタである。(7)はローアドレス切換回路であり、ローアドレスレジスタ(3)、垂直位置制御回路(5)、及びパレットローアドレスレジスタ

(6) から出力されるローアドレスデータを切換出力するものである。具体的には、ローアドレス切換回路

(7)には、タイミング切換信号O/C及びパレットリード信号PRが印加されており、両信号O/C及びPRのハイレベル及びローレベルの組合せにより何れか1つのローアドレスデータを切換出力できる。尚、両信号O/C及びPRの発生タイミングは図2のタイムチャートに示す通りである。即ち、タイミング切換信号O/Cがローレベル且つパレットリード信号PRがローレベルの時は、ローアドレスデータがローアドレス切換回路(7)から切換出力されてビデオRAM(1)に印加され、また、タイミング切換信号O/Cがハイレベル且つパレットリード信号PRがローレベルの時は、垂直位置制御回路

(5) から水平走査に応じて発生するローアドレスデータがローアドレス切換回路(7) から切換出力されてビデオRAM(1) に印加され、更に、タイミング切換信号O/C及びパレットリード信号PRが共にハイレベルの時は、パレットローアドレスレジスタ(6) にセットされたローアドレスデータがローアドレス切換回路

(7)を介してビデオRAM(1)に印加される。
【0017】(8)は表示文字の水平方向の開始位置を検出する水平位置制御回路であり、各マシンサイクルのOSDタイミング中、ビデオRAM(1)は該水平位置制御回路(8)の出力に基づきアドレッシングされる。
該水平位置制御回路(8)内部には、水平同期信号Hsの立ち上がりでリセットされた後にドットクロックDCLKの立ち上がりをバイナリで計数するカウンタ機能、及び、ドットクロックDCLKが表示文字の水平方向の開始位置まで行われた時のドットクロックDCLK数が50

予めバイナリでセットされるレジスタ機能を有している。尚、ドットクロックDCLKは、文字データの横方向の各ドット毎が1周期となる周波数を有するものである。そして、水平位置制御回路(8)に於けるカウンタ機能にセットされた値に達するまでは計数動作を禁止され、その後、計数を開始すると同時にバルスPPCを発生し、その後、ドットクロックDCLKをn回計数する毎にパルスPPCを繰り返し発生する。(9)はカラムカウンタであり、ORゲート(10)を介して水平位置制御回路(8)からのパルスPPCが印加される毎にインクリメントされるカラムアドレスデータを発生する。上記説明から明らかな様に、パルスPPCは、水平方向の

【0018】(11)はカラムアドレス切換回路であ

り、ローアドレス切換回路(7)と同様に、タイミング

文字表示か変更される時点で発生する。

切換信号O/C及びパレットリード信号PRが印加さ れ、両信号O/C及びPRのレベルに応じて、カラムア ドレスレジスタ (4)、カラムカウンタ (9) 及び後述。 するラッチ回路の出力を切換出力してビデオRAM (1) に印加させるものである。 具体的には、タイミン グ切換信号O/C及びパレットリード信号PRが共にロ ーレベルの時、カラムアドレスレジスタ (4) にセット されたカラムアドレスデータがカラムアドレス切換回路 (11) を介してビデオRAM(1) に印加される。ま た、タイミング切換信号O/Cがハイレベル且つパレッ トリード信号PRがローレベルの時、カラムカウンタ (9) で計数されたカラムアドレスデータがカラムアド レス切換回路 (11) を介してビデオRAM (1) に印 加される。更に、タイミング切換信号O/C及びパレッ トリード信号PRが共にハイレベルの時、前記ラッチ回 路のラッチ出力がカラムアドレス切換回路(11)を介 してビデオRAM(1)に印加される。この様にして、 ビデオRAM(1)は、ローアドレスデータ及びカラム アドレスデータで指定されるアドレスをアクセスされて 当該アドレスに書き込まれているデータ(キャラクタコ ード又はアトリピュートコード)を読み出せることにな る。尚、垂直位置制御回路(5)では、垂直方向の文字 表示開始位置を検出する為に、ローアドレス「00~0 F」H及びカラムアドレス「00」Hで指定されるアド レスに書き込まれたデータの取り込みが必要となる。そ

【0019】(12)は8ビット構成のキャラクタコードラッチ回路であり、ビデオRAM(1)の読み出し出カVDATAのうちキャラクタコードのみをパルスPPCの立ち上がりに同期してラッチするものである。(13)はアトリビュートコードラッチ回路であり、ビデオ

こで、タイミング切換信号O/Cの立ち下がりで読み出

されたビデオRAM(1)の全9ビットデータVDAT

Aは垂直位置制御回路(5)に印加される構成となって

いる。

10

20

RAM(1)の読み出し出力の最上位ビットMSBが論 理「1」となり且つ水平位置制御回路(8)からアトリ ビュートクロックATRCKが発生した時、ANDゲー ト(14)から出力される前記ATRCKと同一出力の 立ち下がりに同期して、ビデオRAM(1)の読み出し 出力VDATAのうちアトリビュートコードのみをラッ チするものである。同時に、ANDゲート (14) の出 力はORゲート(10)の他方の入力にも印加され、即 ち、アトリビュートコードラッチ回路(13)がアトリ ビュートコードをラッチする直前にカラムカウンタ

(9) の値は前記クロックATRCKの立ち上がりに同 期して+1インクリメントされる。

【0020】(15)は前述したラッチ回路であり、ア トリビュートコードラッチ回路(13)にラッチされた アトリビュートコードを、パレットデータ領域のカラム アドレスに解読し、パルスPPCの立ち上がりに同期し てラッチするものである。これにより、ラッチ回路(1 5) は、文字色か背景色かを識別するデータ (アトリビ ュートコードの上位8ビット目)と、文字色のオンオフ データ(アトリビュートコードの上位 7 ビット目)と、 背景色のオンオフデータ(アトリビュートコードの上位 6 ビット目)と、パレット領域のカラムアドレスデータ とを保持する。

【0021】(16)は修飾データラッチ回路であり、 パレットローアドレスレジスタ (6) から出力された 「10」Hの固定されたローアドレスデータと、ラッチ 回路(15)から出力された「00~2F」Hのカラム アドレスデータで指定されたビデオRAM(1)のパレ ットデータ領域の任意のアドレスから読み出された修飾 データを、水平位置制御回路(8)から出力される修飾 データクロックPLDCKの立ち上がりに同期してラッ チするものである。

【0022】(17)は前述したキャラクタROMであ り、縦mドット×横nドットの文字フォントを有する所 定のドットパターンが各アドレスに記憶されている。

(18) はn ビットのシフトレジスタであり、パルスP PCの立ち上がりに同期してキャラクタROM (17) から読み出されているnビットデータを保持し、ドット クロックDCLKに同期してnビットデータをシリアル 出力するものである。

【0023】 (19) (20) は各々レジスタA及びB であり、レジスタA (19) は、修飾データラッチ回路 (16) でラッチしているデータが表示文字自体の色指 定を行う修飾データの場合、該データをパルスPPCの 立ち上がりに同期して保持するものであり、同様に、レ ジスタB (20) は、表示文字に背景色を付す修飾デー タの場合、該データをパルスPPCの立ち上がりに同期 して保持するものである。 (21) は、レジスタA (1 9) 及びレジスタB (20) の何れか一方へ修飾データ

10

ラッチ回路であり、インバータ(22)を介して印加さ れるパルスPPCの立ち下がりに同期して、ラッチ回路 (15) にラッチされている文字色指定か背景色指定か のデータをラッチする。例えば、選択ラッチ回路(2 1) は、「0」をラッチした時にレジスタA(19)へ の入力を許可し、また、「1」をラッチした時にレジス タB(20)への入力を許可する。(23)は出力処理 回路であり、色出力制御ラッチ回路(24)からの出力 に基づいて、シフトレジスタ (18) から出力されるド ットデータと、レジスタA(19)又はレジスタB(2 0) から出力される修飾データとに対して信号処理を施 し、テレビ画面上にRGBの信号処理を施された文字を 表示する為の信号を出力するものである。

【0024】色出力制御ラッチ回路(24)は、ラッチ 回路(15)にラッチされている文字色のオンオフデー タと背景色のオンオフデータとを、パルスPPCの立ち 上がりに同期してラッチするものである。このラッチ出 力を出力処理回路 (23) に出力することにより、文字 色及び背景色のオンオフを制御することができる。以 下、図1の動作、特にビデオRAM(1)の記憶コード を表示の目的で読み出してテレビ画面上に 1 水平走査分 だけ表示する場合につき(ローアドレスは固定)、図2 のタイムチャートを基に説明する。 尚、図2は、表示文 字の初期の開始位置を認識できた後の動作を表してい る。また、タイミング切換信号O/CとパルスPPCと は同期させる必要はないが、説明の都合上、同期した状 態で説明する。

【0025】時刻t0に於いて、パルスPPCが立ち上 がると、該パルスPPCの立ち上がりに同期してカラム カウンタ (9) がインクリメントされ、該カラムカウン タ (9) の値がn-1からnになったとする。同時に、 ビデオRAM(1)から読み出されているのがカラムア ドレスデータ n - 1 に対応するキャラクタコードN- 1 であるとすると、パルスPPCの立ち上がりに同期して 該キャラクタコードN-1がキャラクタコードラッチ回 路(12)にラッチされる。この時、タイミング切換信 号O/Cはローレベルからハイレベルに立ち上がった状 態であり、その後のハイレベル期間にカラムカウンタ (9) のカラムアドレスデータ n がカラムアドレス切換 回路(11)を介してビデオRAM(1)に印加され、 該ビデオRAM(1)のカラムアドレスn(ローアドレ スは任意のアドレスで固定されている)で指定されるア ドレスがアクセスされる。すると、タイミング切換信号 O/Cの立ち下がりに同期して、ビデオRAM(1)か ら読み出されるコードがN-1からNに変更される。 尚、カラムアドレスnに対応するビデオRAM(1)の 読み出しコードは大文字のNで表すものとする。ここ で、読み出しコードNがアトリビュートコードである と、最上位ビットMSBが「1」であることから、アト ラッチ回路(16)のデータを選択入力させる為の選択 50 リビュートクロックATRCKの立ち上がりに同期し

て、カラムカウンタ (9) の値が n から n + 1 へ変更さ れ、また、アトリビュートクロックATRCKの立ち下 がりに同期して、該アトリビュートコードNがアトリビ ュートコードラッチ回路 (13) にラッチされる。尚、 アトリビュートクロックATRCKが発生している期間 はパレットリード信号PRがハイレベルとなっている 為、カラムカウンタ(9)の出力がカラムアドレス切換 回路(11)から出力される動作は禁止され、その代わ りにラッチ回路(15)に既にラッチされている前アト リビュートコードがビデオRAM(1)に印加され、タ イミング切換信号O/Cの立ち下がりに同期して、ビデ オRAM(1)からは当該前アトリビュートコードに対 応する修飾データが読み出される。その後、タイミング 切換信号O/Cの立ち上がりと同時に修飾データクロッ クPLDCKが発生すると、該修飾データクロックPL DCKの立ち上がりに同期して修飾データラッチ回路 (16) に前記修飾データがラッチされる。尚、カラム カウンタ (9) の値n+1で指定されるアドレスから読 み出されるコードはキャラクタコードであるものとす

【0026】その後1文字分の文字フォントの横方向の ドット表示が終了し、時刻 t 1 に於いて、パルスPPC が再び立ち上がると、該パルスPPCの立ち上がりに同 期してカラムカウンタ (9) がインクリメントされ、該 カラムカウンタ (9) の値はn+1からn+2になる。 同時に、ビデオRAM(1)から読み出されているのが カラムアドレスデータn+1に対応するキャラクタコー ドN+1となり、パルスPPCの立ち上がりに同期して 該キャラクタコードN+1がキャラクタコードラッチ回 路(12) にラッチされる。更にパルスPPCの立ち上 がりに同期して、アトリビュートコードラッチ回路(1 3) に既にラッチされているアトリビュートコードNが ラッチ回路(15)にラッチされ、且つ、キャラクタコ ードN-1でアクセスされるキャラクタROM (17) から読み出される出力(N-1), がシフトレジスタ (18) にセットされ、また、パルスPPCの立ち下が りに同期して、ラッチ回路(15)に既にラッチされて いる文字色指定か背景色指定かを指定するデータに応じ て、修飾データラッチ回路(16)にラッチされている 前修飾データがレジスタA(19)又はレジスタB(2 0)の何れか一方にセットされる。この時、タイミング 切換信号O/Cはローレベルからハイレベルに立ち上が った状態であり、その後のハイレベル期間にカラムカウ ンタ(9)のカラムアドレスデータn+2がカラムアド レス切換回路(11)を介してビデオRAM(1)に印 加され、該ビデオRAM(1)のカラムアドレスn+2 (ローアドレスは任意のアドレスで固定されている)で 指定されるアドレスがアクセスされる。すると、タイミ ング切換信号O/Cの立ち下がりに同期して、ビデオR AM(1)から読み出されるコードがN+1からN+2 50 指定されるアドレスがアクセスされる。すると、タイミ

に変更される。ここで、読み出しコードN+2がキャラ クタコードであると、該キャラクタコードの最上位ビッ

12

トMSBが「0」であることから、アトリビュートクロ ックATRCKが発生しても、カラムカウンタ (9) の 値は変更されることなくn+2のままであり、また、A NDゲート(14)からアトリビュートコードラッチ回

路(13)の為のクロックも発生しない為、キャラクタ コードN+2がアトリビュートコードラッチ回路(1 3) にラッチされる動作も禁止される。尚、アトリビュ

ートクロックATRCKが発生している期間はパレット リード信号PRがハイレベルとなっている為、カラムカ ウンタ (9) の出力がカラムアドレス切換回路 (11)

から出力される動作は禁止され、その代わりにラッチ回 路(15)に既にラッチされているアトリビュートコー ドNがビデオRAM(1)に印加され、タイミング切換

(1) からは当該アトリビュートコードNに対応する修 飾データNが読み出される。その後、タイミング切換信 号O/Cの立ち上がりと同時に修飾データクロックPL DCKが発生すると、該修飾データクロックPLDCK

信号O/Cの立ち下がりに同期して、ビデオR AM

の立ち上がりに同期して修飾データラッチ回路 (16) に前記修飾データNがラッチされる。

【0027】その後更に1文字分の文字フォントの横方 向のドット表示が終了し、時刻 t 2 に於いて、パルスP PCが再び立ち上がると、該パルスPPCの立ち上がり に同期してカラムカウンタ (9) がインクリメントさ れ、該カラムカウンタ (9) の値はn+2からn+3に なる。同時に、ビデオRAM(1)から読み出されてい るのがカラムアドレスデータn+2に対応するキャラク タコードN+2となり、パルスPPCの立ち上がりに同 期して該キャラクタコードN+2がキャラクタコードラ ッチ回路(12)にラッチされる。更にパルスPPCの 立ち上がりに同期して、アトリビュートコードラッチ回 路(13)に既にラッチされているアトリビュートコー ドNがラッチ回路(15)に再びラッチされ、且つ、キ ャラクタコードN+1でアクセスされるキャラクタRO M(17)から読み出される出力(N+1), がシフト レジスタ (18) にセットされ、また、パルスPPCの 立ち下がりに同期して、ラッチ回路(15)に既にラッ チされている文字色又は背景色を指定するデータに応じ て、修飾データラッチ回路(16)にラッチされている 修飾データNがレジスタA(19)又はレジスタB(2 0)の何れか一方にセットされる。この時、タイミング 切換信号O/Cはローレベルからハイレベルに立ち上が った状態であり、その後のハイレベル期間にカラムカウ ンタ (9) のカラムアドレスデータn+3がカラムアド レス切換回路(11)を介してビデオRAM(1)に印 加され、該ビデオRAM(1)のカラムアドレスn+3 (ローアドレスは任意のアドレスで固定されている) で

ング切換信号O/Cの立ち下がりに同期して、ビデオR AM (1) から読み出されるコードが $\mathsf{N}+2$ から $\mathsf{N}+3$ に変更される。ここで、読み出しコードN+3がアトリ ビュートコードであると、該アトリビュートコードの最 上位ビットMSBが「1」であることから、アトリビュ ートクロックATRCKの立ち上がりに同期してカラム カウンタ (9) の値がn+3からn+4に+1インクリ メントされる。また、アトリビュートクロックATRC Kの立ち下がりに同期してアトリビュートコードN+3 がアトリビュートコードラッチ回路 (13) にラッチさ れる。尚、アトリビュートクロックATRCKが発生し ている期間はパレットリード信号PRがバイレベルとな っている為、カラムカウンタ (9)の出力がカラムアド レス切換回路(11)から出力される動作は禁止され、 その代わりにラッチ回路(15)に既にラッチされてい るアトリビュートコードNがビデオRAM(1)に再び 印加され、タイミング切換信号O/Cの立ち下がりに同 期して、ビデオRAM(1)からは当該アトリビュート コードNに対応する修飾データNが読み出される。その 後、タイミング切換信号O/Cの立ち上がりと同時に修 20 飾データクロックPLDCKが発生すると、該修飾デー タクロックPLDCKの立ち上がりに同期して修飾デー タラッチ回路 (16) に前記修飾データNがラッチされ る。以後、上記した動作を繰り返す。

【0028】そして、時刻 t 1 から t 2 の間に於いて、シフトレジスタ (18) の値が (N-1), レジスタ A (19) 又はレジスタB (20) の値が前修飾データとなっている時、これらの値が出力処理回路 (23) に印加され、所定のRGB信号が出力されることになる。同様に、時刻 t 2 から t 3 の間に於いて、シフトレジスタ (18) の値が (N+1), レジスタA (19) 又はレジスタB (20) の値が修飾データNとなっている時、これらの値が出力処理回路 (23) に印加され、所定のRGB信号が出力されることになる。

14

【0029】以上より、本発明によれば、ビデオRAM (1)から読み出されるアトリビュートコードに対応する、表示文字に修飾を施す為の修飾データを、ビデオRAM (1)自体の特定アドレスに記憶させ、ビデオRAM (1)からアトリビュートコードが読み出された時のみ対応する修飾データを読み出せる構成とした。これにより、ビデオRAM (1)のアドレスの一部に修飾データを記憶させる為、周辺回路の増大を防止でき、更に1アドレスにつきアトリビュートコードのみを記憶できる為、多種類の色指定も可能となる。

【0030】尚、前述した実施例は、本発明の例示に過ぎず、必要に応じて種々の変更が可能であり、特許請求の範囲に記載された本発明は、それらの変更を全て包含するものである。

[0031]

【発明の効果】本発明によれば、ビデオRAMから読み出されるアトリビュートコードに対応する、表示文字に修飾を施す為の修飾データを、ビデオRAM自体の特定アドレスに記憶させ、ビデオRAMからアトリビュートコードが読み出された時のみ対応する修飾データを読み出せる構成とした。これにより、ビデオRAMのアドレスの一部に修飾データを記憶させる為、周辺回路の増大を防止でき、更に1アドレスにつきアトリビュートコードのみを記憶できる為、多種類の色指定も可能となる利点が得られる。

【図面の簡単な説明】


【図1】本発明の文字表示装置を示す回路ブロック図である。

【図2】図1の動作を示すタイムチャートである。


【図3】ビデオRAMのエリアマップを示す図である。 【符号の説明】

- (1) ビデオRAM
- (17) キャラクタROM
- (23) 出力処理回路

【図1】



【図2】



【図3】

